研究活動の計画

今後10年以内に、1億ゲートの回路と1億ステップのソフトウェアが電子機器に搭載され、人間にとって使いやすい安全かつ高度な情報機能が実現されます。一方で、これらの超大規模システムは、膨大な情報を超高速に処理することにより大量のエネルギーを消費するという地球環境問題を引き起こします。

NT,IT,ATをチップとして統合するSoC

人間と地球環境に優しい情報機器の開発には超低消費電力で安全な大規模システムを実現することが必要であり、このためにはナノテクノロジーを用いた新材料、革新的デバイスを開発し、低消費電力で高速なマルチコア技術を駆使したアーキテクチャと基盤ソフトウェアを元に、アンビエント技術に基づいた高度なサービス機能をチップ上に実現するSoC(Sensor, Software and Service on Chip)基盤技術が必要不可欠となります。本拠点はアンビエント情報社会実現のために、すでに本拠点が保有している基盤技術を発展させ、世界をリードする独創的な成果を数多く創出する世界最高水準の拠点になることを目標とします。

アンビエント情報社会の実現に向けて、1億ゲート回路と1億ステップソフトウェアが搭載されるSoCの基盤技術研究を行い、日本の半導体/IT産業に寄与します。具体的には以下の目標を達成すべく進めます。

(1) NT技術:
ナノテクノロジーを大規模SoCへ本格的に適用し、物理的環境要素と人間の五感との対応をセンサとアクチュエータという立場から研究します。多種多様な新物質形成技術により開発された様々なセンサとアクチュエータをシリコン上に搭載し、超小型化と低消費電力化(従来の1/10)を図ります。

(2) IT技術:
10年後の超高機能SoCのアーキテクチャの検討を行い、それを産業界、研究機関で有効に利用するための基盤ソフトウェア(言語、OS、ネットワークシステム、コンパイラ等)を開発します。これらのソフトウェア成果のうちの多くは、我が国の基礎研究、IT産業の競争力強化に寄与するため、オープンソース、実用化等の形態を目指し開発を進めます。

(3) AT技術:
使い心地の良い、安全で安心して使えるアンビエント情報の基盤技術として、画像処理、暗号・認証処理、通信処理、認識処理の研究を行い、処理性能と低演算量が両立可能な新アルゴリズムを考案します。さらにハードウェア化のための基盤技術として、現在の1/100の超低消費電力で実行できるチップの研究と、超大規模チップの検証技術、自動設計技術の研究を行います。

以上のNT、IT、ATの基盤技術を統合化し、アンビエント情報社会の基盤となる機能をチップ上に実現するSoCとして結実させます。そして、これらの取り組みを通じて、世界最高水準の研究を達成します。


アンビエントSoC-NT,IT,ATの統合-